隨著集成電路制造技術(shù)持續(xù)演進,堆疊納米片環(huán)柵場效應晶體管(Stacked Nanosheets GAA FET)在3納米以下節(jié)點將替代傳統(tǒng)鰭型晶體管(FinFET),進一步推動半導體產(chǎn)業(yè)發(fā)展。然而,面對大規(guī)模制造的需求,GAA晶體管技術(shù)需突破N型與P型器件工作電流(Ion)嚴重失配和閾值電壓(Vth)調(diào)控困難等挑戰(zhàn)。這對納米片溝道材料和高κ金屬柵材料提出了更多的技術(shù)創(chuàng)新要求。因此,針對GAA晶體管進行器件結(jié)構(gòu)創(chuàng)新,已成為未來邏輯器件工藝研究的重要方向。
近日,中國科學院微電子研究所先導中心研究員殷華湘團隊基于主流GAA晶體管的制造工藝,在體硅襯底上通過調(diào)整SiGe/Si疊層外延中底部SiGe層的Ge含量,并在后柵溝道中采用納米級高選擇比SiGe層刻蝕技術(shù),設計并制備出溝道結(jié)構(gòu)類似魚骨狀的GAA器件(FishboneFET)。
由于在傳統(tǒng)堆疊Si納米片間引入額外的應變SiGe nano-fin結(jié)構(gòu),在相同的平面投影面積下大幅增加了GAA器件中的溝道導電面積并提升了P型器件的驅(qū)動性能。相比同類型的樹型(Tree-like)GAA器件(TreeFET),該研究設計的FishboneFET進一步改善了N型與P型器件的電學性能失配問題,并利用單一功函數(shù)金屬柵材料實現(xiàn)了面向CMOS器件的閾值調(diào)控,解決了FishboneFET晶體管在CMOS集成中的關(guān)鍵問題。
基于上述創(chuàng)新技術(shù),科研團隊研制出兼容主流GAA器件工藝的CMOS FishboneFET和TreeFET器件,獲得高的N/PFET器件電流開關(guān)比,在單一功函數(shù)金屬柵下獲得更為平衡的N型與P型GAA器件驅(qū)動性能匹配。研究發(fā)現(xiàn),N型TreeFET和FishboneFET在抑制短溝道器件的漏致勢壘降低(DIBL)效應上更具優(yōu)勢,且TreeFET較FishboneFET具有更低的DIBL效應??蒲袌F隊提出了應變SiGe nano-fin中的價帶補償理論,解釋了新結(jié)構(gòu)中的特殊電學效應,為新型GAA晶體管導入高性能CMOS集成電路應用建立了關(guān)鍵技術(shù)路徑。
近日,相關(guān)研究成果以Investigation of Fabricated CMOS FishboneFETs and TreeFETs With Strained SiGe Nano-Fins on Bulk-Si Substrate為題,發(fā)表在《電氣和電子工程師協(xié)會電子器件快報》(IEEE Electron Device Letters)上,并被選為主編重點推薦和“亮點文章”(Editors' Picks)。研究工作得到中國科學院戰(zhàn)略性先導專項(A類)和國家自然科學基金委員會等的支持。
(a)新型FishboneFET與TreeFET結(jié)構(gòu)的TEM結(jié)果;(b)堆疊SiGe/Si層中SiGe材料雙端刻蝕深度隨Ge含量變化趨勢;(c)100nm柵長器件的Ids-Vgs特性@Vdsat=±0.9V;(d)器件的DIBL效應隨柵長變化關(guān)系;(e)Si NS和應變SiGe nano-fin的能帶示意圖。
昵稱 驗證碼 請輸入正確驗證碼
所有評論僅代表網(wǎng)友意見,與本站立場無關(guān)